סינפוסיס חשפה פתרון בניית אבות טיפוס HAPS-80

פורסם ב-אוקטובר 29, 2015

מערכת בניית אבות הטיפוס (Prototyping Systems) מבוססת HAPS-80 פועלת בשילוב עם תוכנת ProtoCompiler ומאפשרת לבתע תכנוני ASIC הכוללים עד 1.6 מיליארד שערים לוגיים

Share via Whatsapp

מערכת בניית אבות הטיפוס (Prototyping Systems) מבוססת HAPS-80 פועלת בשילוב עם תוכנת ProtoCompiler ומאפשרת לבתע תכנוני ASIC הכוללים עד 1.6 מיליארד שערים לוגיים

מערכת HAPS-80 של סינופסיס
מערכת HAPS-80 של סינופסיס

חברת סינופסיס (Synopsys) הכריזה על המערכות החדשות לבניית אבות טיפוס מדגם HAPS-80, מבוססות ה-FPGA. מערכות HAPS-80 מספקות ביצועי multi-FPGA של עד ל-100 מגה הרץ וכן טכנולוגיית HSTDM-High Speed Time Domain Multiplexing קניינית חדשה. המערכת כוללת את תוכנת ProtoCompiler לאוטומציית תכנון  ולאימות, ועושה שימוש בשבבים החדשים מדגם Xilinx Virtex UltraScale VU440.

השבבים הם בעלי קיבולת של 26 מיליון שערים לוגיים ב-ASIC לכל שבב FPGA, מה שמאפשר תמיכה בתכנוני ASIC של עד ל-1.6 מיליארד שערים לוגיים. השילוב בין חומרת HAPS לבין תוכנת ProtoCompiler מאיץ בצורה משמעותית פיתוח תוכנה, שילוב בין חומרה לתוכנה ותיקוף מערכת.

תוכנת ProtoCompiler כוללת ידע מובנה של ארכיטקטורת HAPS, ומבצעת אוטומציה לתהליך החלוקה והחיבור של התיכנון (partitioning). היא מאפשרת לקצר את הזמן הממוצע עד לאב טיפוס ראשון לכדי פחות משבועיים. התוכנה גם מקצרת איטרציות compile שמתבצעות מאוחר יותר בכמה שעות בהשוואה לאבות טיפוס לא משולבים (non-integrated). תוכנת ProtoCompiler ממנפת את יכולות ה-HSTDM החדשות של HAPS-80 בכדי לבחור באופן אוטומטי את התמהיל המיטבי של מתווי pin-multiplexing, במטרה ליצור את ההתאמה הטובה ביותר לתכנון הנבדק.

הפתרון המשולב HAPS-80 מספק ביצועים של עד ל-300 מגה-הרץ לתכנונים של FPGA יחיד, ביצועים של עד ל-100 מגה-הרץ עבור multi-FPGA ללא pin-multiplexing ויותר מ-30 מגה-הרץ עבור multi-FPGA עם טכנולוגיה קניינית חדשה של High Speed Pin Multiplexing. הביצועים המשופרים של מערכות ה-HAPS-80 מאפשרים אתחול של מערכת ההפעלה למצב של command prompt בפחות מדקה. יכולת זו מאפשרת למתכננים לבדוק ולאתחל חומרה של שבבים כגון ה-CPU, הטיימרים וה-UARTs. ה-HAPS-80 גם מאפשרת הפעלת I/O במהירות שבה הוא פועל בעולם האמיתי (real world I/O).

"סינופסיס השתמשה ב-6 דורות קודמים של שבבי FPGA של Xilinx והיא שותפה עסקית ותיקה של Xilinx. הפתרון של סינופסיס משלב בצורה הדוקה חומרה ותוכנת HAPS ויכול לספק את הביצועים הגבוהים ביותר שאפשר להפיק מה-Virtex UltraScale VU440", אמר הנקה קרקלס, מנהל היחידה העסקית לבדיקות, מדידה ואמולציה ב-Xilinx. "התקני UltraScale מספקים שיפור של פי 2.2 בצפיפות השבב ורמת I/O משופרת ב-21%, נתונים אידיאליים עבור  תכנונים מבוססים multi-FPGA של מערכות מורכבות על גבי שבב שעבורן בונים אבות טיפוס בעזרת מערכות HAPS".

זרימת התכנון מבוססת ה-timing של ה-RTL-to-FPGA image האוטומטי של ProtoCompiler מספקת את ביצועי אב טיפוס גבוהים וזמני ה-turnaround מהירים. זרימת ה-IP-to-SoC הדינמית של HAPS-80 כוללת בתוכה RTL, אילוצי תכנון אבות טיפוס, נקודות גישת נראות (visibility) מוגדרות מראש לתיקון שגיאות וכללי סינתזה, מה שמבטל את הצורך לחזור על משימות אלה במערכת על גבי שבב ומקצר את זמן האינטגרציה בכמה שבועות.

"Baikal-T1, המימוש הראשון בעולם בסיליקון של מעבד ה-CPU מדגם Imagination MIPS Warrior P5600, הוא תוצאה של שילוב קפדני בין חומרה לתוכנה ושיטות קפדניות לתיקוף מערכת. אנחנו מתבססים על מערכות בניית אבות הטיפוס HAPS של סינופסיס בכדי לספק אבות טיפוס ASIC בביצועים גבוהים, כמו אב הטיפוס ל-Baikal-T1, בזמני אספקה מהירים", אמר גרגורי חרנוב, מנהל טכנולוגי ראשי ב-Baikal Electronics.

מערכות HAPS-80 כוללת אוטומציה בתיקון שגיאות, באמצעות טכנולוגיית HAPS DTD4 – Deep Trace Debug Gen4, מה שמספק יכולת ללכוד יותר מ-1000 ביטים של אותות תיקון שגיאות עבור at-speed FPGA. רכש נתוני תיקון שגיאות, זיכרון אחסון תיקון שגיאות ונתיבי תיקון שגיאות ייעודיים בנויים בתוך מערכות ה-HAPS-80 ומשולבים באופן אוטומטי על ידי ה-ProtoCompiler בכדי להבטיח שתיקון שגיאות זעיר פולשני (minimally invasive) יעמוד תמיד לרשות המשתמש.

טכנולוגיית HAPS DTD4, בשילוב עם תוכנת Synopsys Verdi לתיקון שגיאות, מסייעים לבצע המחשה חזותית מהירה של התנהגות התכנון בהקשר של מקור ה-RTL המקורי בכדי לקבל חוויה דומה לסימולטור, מה שמפחית את זמן תיקון השגיאות בשיעור של עד 50 אחוזים. בנוסף לכך, השילוב של HAPS ושל ProtoCompiler עם טכנולוגיית ה-Unified Compile של Verification Continuum מקל על המעבר בין סימולציית

קישוריות UMRBus – Universal Multi Resource Bus של HAPS מאפשרת תכנון היברידי של אבות טיפוס, נגישות גלובלית ותצורות prototyping farm use. ה-UMRBus מספק קישור רציף בין מערכות HAPS-80 לבין אבות הטיפוס וירטואליים מבוססי Synopsys Virtualizer. זאת, בכדי ליצור סביבה משולבת לתכנון היברידי של אבות טיפוס עבור פיתוח מוקדם של תוכנה ושילוב בין חומרה לתוכנה.

בנוסף, HAPS-80 כולל תאימות לאחור עם HAPS-70, מה שמאפשר למתכננים להשתמש מחדש בעזרים קיימים של מערכות ושל חומרה. קישור האיתרנט הילידי במערכת HAPS-80 מאפשר גישת מערכת גלובלית באמצעות קישור לאיתרנט תקני. פתרון ה-HAPS-80 תומך במצב multi-design בכדי להריץ כמה תכנונים בו זמנים במערכות HAPS בתצורת enterprise, מה שמספק את ניצולת אב הטיפוס הגבוהה ביותר ואת ההחזר הגדול ביותר על ההשקעה עבור שימוש בכמה פרויקטים.

"ביצענו מיטוב לכל דור של המערכות שלנו לבניית אבות טיפוס מדגם HAPS", אמר ג'ון קוטר, סגן נשיא לשיווק IP ותכנון אבות טיפוס בסינופסיס. "השילוב של חומרת HAPS ותוכנת ProtoCompiler מספק את הזמן המהיר ביותר להגעה לאב הטיפוס הראשון יחד עם הביצועים הגבוהים ביותר".

למידע נוסף על HAPS-80:

http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/haps-80.aspx

תכנון מבוסס FPGA של אבות טיפוס:

http://blogs.synopsys.com/breakingthethreelaws

ProtoCompiler:

http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/protocompiler.aspx

תכנון אבות טיפוס היברידי:

http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/hybrid-prototyping.aspx

תיקון שגיאות ב-HAPS:

http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/troubleshoot-debug.aspx

מדריך למתודולוגיה לתכנון אבות טיפוס מבוסס-FPGA:

http://www.synopsys.com/FPMM

פורסם בקטגוריות: FPGA , IC Design , כללי