סינופסיס מספקת את ה-VIP הראשון בשוק עבור רשתות Ethernet 400G

פורסם ב-ינואר 19, 2016

ה-Verification IP ב-SystemVerilog עבור התקני תקשורת מסוג Ethernet כולל יכולות מובנות במערכת של כיסוי, תכנון וריפיקציה, תיקון שגיאות מודע-לפרוטוקול (protocol-aware) ומערכי בדיקות לקוד מקור

Share via Whatsapp

ה-Verification IP בSystemVerilog עבור התקני תקשורת מסוג Ethernet כולל יכולות מובנות במערכת של כיסוי, תכנון וריפיקציה, תיקון שגיאות מודע-לפרוטוקול (protocol-aware) ומערכי בדיקות לקוד מקור

Synopsys VC VIP for Ethernet

חברת סינופסיס (Synopsys) הכריזה על זמינות הפתרון הראשון בשוק אשר משלב IP לווריפיקציה (VIP – Verification IP) ביחד עם מערך בדיקות לקוד מקור התומכים בתקן IEEE P802.3 bs/D1.0 לתקשורת Ethernet בקצב של 400 גיגה-ביט לשנייה (Ethernet 400G).

התעשייה מתמודדת עם צורך גובר לספק רוחב פס מוגדל שיתמוך בווידאו לפי דרישה, רשתות חברתיות ושירותי מחשוב ענן. בהתאם לכך, פתרון Synopsys VC VIP for Ethernet 400G מאפשר לצוותי מערכות על גבי שבב (SoC) לתכנן את שבבי הרשת החדשים עבור מרכזי נתונים באופן שיספק שימוש ואינטגרציה קלים, המאיצים את סגירת הווריפיקציה ואת הזמן לשיווק.

פתרון Synopsys VC VIP for Ethernet משתמש בארכיטקטורת Universal Verification Methodology ילידית (native) ב-SystemVerilog, בתיקון שגיאות מודע-לפרוטוקול (protocol-aware) ובמערכי בדיקות לקוד מקור. ה-VC VIP של סינופסיס מסוגל למתג בצורה דינמית תצורות מהירות בזמן ריצה וכולל מערך רחב וניתן להגדרה תפורה של יכולות frame generation והזרקת שגיאות (error injection). בנוסף לכך, מערכי בדיקות לקוד מקור מסוג UNH-IOL גם הם זמינים עבור תכונות ו-clauses מרכזיים של Ethernet. דבר זה מאפשר לצוותים להתניע במהירות את הבדיקות התפורות שלהם ולזרז את הווריפיקציה.

"סינופסיס מחויבת לספק פתרון Ethernet מקיף עבור כל המהירויות, כולל תקני 25G, 40G, 50G, 100G ותקני 400G החדשים ביותר", אמר ויקאס גאוטאם, מנהל קבוצת מו"פ VIP ואפליקציות תאגידיות בסינופסיס. "אנו עובדים בשיתופי פעולה הדוקים עם מובילי שוק המערכות על גבי שבב וכך אנו ממשיכים להרחיב את פתרונות הדור הבא שלנו בתחום ה-IP לווריפיקציה עבור כל הפרוטוקולים הסטנדרטיים".

זמינות

פתרון Synopsys VC VIP for Ethernet 400G ומערכי הבדיקות לקוד מקור זמינים כעת כמוצרים נפרדים הניתנים לשימוש בשלב מוקדם.

אודות Synopsys VIP

פתרון Synopsys VC VIP, המבוסס על ארכיטקטורה של הדור הבא ואשר ממומש ב-SystemVerilog וב-UVM ילידיים, מציע ביצועים ילידיים, תיקון שגיאות ילידי באמצעות Verdi® Protocol Analyzer, קלות שימוש, אפשרות להגדרת תצורה מלאה וכיסוי מקיף. יכולות אלה מגבירות בצורה משמעותית את הפרודוקטיביות של המשתמש באחד ההיבטים הקשים ועתירי הזמן ביותר בתחום תכנון המערכות על גבי שבב והווריפיקציה. הספרייה של Synopsys VC VIP כוללת קו נרחב של ממשקים ופרוטוקולים של ערוצי תקשורת ושל זיכרון.

למידע נוסף: www.synopsys.com/vip

פורסם בקטגוריות: IC Design , כללי